PCIe 4.0正在逐漸普及，PCIe 5.0即將在Intel Sapphire Rapids下代至強(qiáng)、Alder Lake下代酷睿上落地，PCIe 6.0也在有序推進(jìn)之中。

PCI-SIG組織今天召開年度媒體會(huì)，通報(bào)了PCIe 6.0的最新進(jìn)展，確認(rèn)將在今年底如期發(fā)布最終正式版。

PCIe 6.0 0.7版草案在去年11月完成并發(fā)放給組織會(huì)員，PCI-SIG目前仍在搜集整理反饋，計(jì)劃在下個(gè)月發(fā)布0.71版草案，并入0.7版草案以來的所有新協(xié)議、電氣規(guī)格更新，但變化不會(huì)太大。

0.71版草案有30天的評(píng)估期，如果沒什么問題的話就將轉(zhuǎn)入0.9版草案，也是正式版之前的最后一步。

PCI-SIG組織對(duì)于PCIe 6.0標(biāo)準(zhǔn)非常興奮，認(rèn)為它堪比PCIe 2.0向PCIe 3.0的升級(jí)，后者是PCIe歷史上壽命最長的一代標(biāo)準(zhǔn)。

PCIe 6.0按照傳統(tǒng)繼續(xù)讓I/O帶寬翻番達(dá)到64GT/s，應(yīng)用到實(shí)際中，PCIe 6.0 x1單向?qū)嶋H帶寬8GB/s，PCIe 6.0 x16單向帶寬128GB/s、雙向帶寬256GB/s。

如今廣泛使用的PCIe 4.0 x4 SSD，到時(shí)候只需要PCIe 6.0 x1就可以搞定。

PCIe 6.0將延續(xù)PCIe 3.0時(shí)代引入的128b/130b編碼方式，但加入全新的脈沖幅度調(diào)制PAM4，取代PCIe 5.0 NRZ，可以在單個(gè)通道、同樣時(shí)間內(nèi)封包更多數(shù)據(jù)，以及低延遲前向糾錯(cuò)(FEC)和相關(guān)機(jī)制，以改進(jìn)帶寬效率。

很多人可能會(huì)疑問，PCIe 3.0的帶寬很多時(shí)候都用不完，PCIe 6.0有啥用?顯然不是給消費(fèi)級(jí)市場準(zhǔn)備的，甚至不是一般的企業(yè)級(jí)、數(shù)據(jù)中心級(jí)應(yīng)用，而是針對(duì)云端、人工智能、機(jī)器學(xué)習(xí)、邊緣計(jì)算等需要超高帶寬的領(lǐng)域，單個(gè)PCIe 6.0 x16就可以支持800G以太網(wǎng)，還有各種加速器、FPGA、ASIC、存儲(chǔ)等等。